< SiP Global Summit 系統級封測國際高峰論壇 - 內埋元件論壇>

內埋元件具成本優勢  有效橋接異質系統

智慧型手機、平板電腦需在日趨薄型化的空間中納入更多功能元件，在此前提下，內埋式技術由於擁有眾多優點，包括可提昇電性、降低雜訊、縮小產品尺寸，縮短元件間的線路長度、改善電氣特性以及降低成本等，因此被視為現今電子產業諸多難題的解方，此種極具發展性的安裝型式，更是成功實現橋接異質整合並推動應用普及化的關鍵技術。

今年「SiP Global Summit系統級封測國際高峰論壇-內埋元件論壇」特別邀請來自欣興電子、矽品、IBIDEN、J-Devices、Qualcomm、Senju Metal Industry、STATS ChipPAC等產業先驅分享內埋式元件技術的進展。

Yole Développement 技術長Rozalia Beica指出，內埋式元件封裝的出貨量在今年將達到3億3,700萬單元，至2016則成長至17億單元左右。再者，行動裝置薄型化趨勢使然，晶圓級封裝(WLP)需求將持續上升，且由於Wide I/O時代來臨，接腳數目急遽增加、晶片面積越來越大，因此扇出型(Fan-out) WLP顯然將是較可行的解決方案，panel size的扇出型晶圓級晶片尺寸封裝(fan out WLP)更是值得注意的重點所在。

Qualcomm封裝工程資深經理Beth Keser也在其演講中闡述同樣的觀點，她指出Fan out技術可解決信號整合度、功率分配，甚至是材料方面的問題，是行動裝置處理器朝更多核心發展的關鍵所在。

AT&S AG先進封裝首席營運長Mark Beesley則指出，看好內埋是元件的市場商機，AT&S早已佈局多時，該公司現有的內埋元件專利技術為ECP，透過在印刷電路板或其他模組載板中埋入電子元件，可實現各類元件的3D整合，進而完成SiP封裝。該公司目前已可內埋電阻及電容，電感內埋也已在開發中。

欣興電子副總經理胡迪群則指出，被動元件與IC整合的成本過高，因此記憶體和邏輯元件的堆疊技術，並不適合使用於被動元件的整合，就現階段的發來看，基板內埋被動元件是較為可行的方案，不過，他也提及其中的挑戰不少，包括內埋式MLCC設計、雷射導通孔、空腔(cavity)成形技術，以及高電路密度和細間距的設計考量等。

欣興電子已成功開發被動元件內埋技術，並實際應用於高階手機中。在主動元件內埋方面，主要關鍵則在於提昇裸晶良率，目前市面多僅見電源管理晶片的內埋，高階處理器內埋則仍在開發之列。

矽品精密處長藍章益表示，相較於傳統的封裝型式，例如QFN、QFP等，無核心層基板技術的線路內埋可有效縮減封裝尺寸，進而節省PCB面積，並能縮短電路長度以改善元件電性，且此種封裝方式的BGA錫球能改善SMT良率及可靠性。長期來看，在某些情況中，無核心基板內埋線路封裝的成本極低，且能實現極細間距，因此不僅能取代銲線FBGA，甚至能取代晶片尺寸覆晶封裝(FCCSP)高階產品。

基本上，手機等行動裝置的價格壓力日趨增加，如何在體積小型化與成本價格間取捨成為關鍵課題，而內埋式技術由於能以更具彈性、低成本的技術方式來實現3D結構，因此預期內埋式的優勢及重要性將日漸凸顯。

2013.09.06