SEMICON West 2014 プレビュー

製品化が近づくチップ間光接続

SEMI テクノロジ・ディレクター ポーラ・ドー

帯域幅に対する要求の急速な増大を背景に、通信およびデータセンターのユーザーは、よりチップに近い位置での高速光接続に対する関心を高めています。最近のパッケージング技術が、マイクロバンピングからウェーハレベルの再配線層の接合へと進歩したことにより、それが可能になりつつあります。

通信網やデータセンター業界が、帯域幅の需要急増に懸命に対処する中、チップ間およびチップ-ボード間の光接続が、入出力の障害に対する今後数年間に実行可能なソリューションとして浮上してきました。しかし、最適な実現手段については、いまだに多くの意見の不一致が見られます。SEMIは、今年のSEMICON West 2014に主要な開発者を複数招き、光学と電子工学の統合に向けた進展について、パッケージレベル、ウェーハレベルの両方から議論する場を設けます。

さまざまなパッケージレベルのソリューションが存在する中で、バックプレーン内のプロセッサチップ間を光接続したルータをすでに出荷中のCompass-EOS社（イスラエル）は、標準的なオプティカルチップを制御ASICとともにモジュール内にパッケージングする技術を採用しています。SEMICON Westで講演予定の同社プロセス技術マネージャ、シュキ・ベンジャミン氏は「当社は、従来型のシリコンフォトニクス、つまり、シリコン上の導波管やモジュレータを使用しません。従来のVCSELと光ダイオードのマトリクスをシリコン上に配置し、シリコンに対し情報を光として入出力します」とベンジャミン氏は述べました。同社には、Comcast、Ciscoなどが出資しています。

ベルリンのFraunhofer Instituteと共同開発したこのチップ組立技術は、本質的には金ピラーバンプによって光学ダイをASICにフリップチップ接続するものです。この技術は、軍事用赤外線検出暗視装置で過去から用いられている、III-V族半導体をシリコンにフリップチップ接続する方法に類似しています。ベンジャミン氏は、「当社は従来の装置を使用していますが、プロセスは従来のものではありません。」と述べています。

プロセッサに内蔵されたアナログ回路は、チップに入出力される光信号と電子信号の変換処理を行います。オプティカルチップ搭載ASICユニットは、オプティカルチップを露出するためのカットアウト穴を備えた有機インターポーザ上に取り付けられ、モジュール全体は、従来の表面実装技術でプリント基板のカットアウト部分に取り付けられます。ここで、レーザーダイオードとフォトダイオードのピクセルのアレイが、光ファイバー束のファイバーの先端と、カスタムシリコンフェルールによって接続されます。この光学設計は、2レンズ中継システムとなっていて、VCSEL（または光ファイバー）から出力された光は、1番目のレンズで平行光になり、2番目のレンズでファイバー（またはフォトダイオード）にフォーカスされます。この設計では、組立時に非常に大きな誤差を許容することができます。Compass-EOS社のルータでは、このモジュールを連ねて、複数のプロセッサを接続する網目状の光ダイレクトリンクを形成します。

最初の顧客は、NTTコミュニケーションズ、米国の大手通信事業者、オーストラリアのシステムインテグレータCOMDATEなどの通信網ユーザになります。そのほかにも米国と日本のユーザが、この装置をテスト中です。「最大の原動力は、システムの小型化と省電力化ができるということです」とベンジャミン氏は述べています。

同社は現在、ウェーハレベルのプロセスおよびバンピングを外部に委託し、社内で組立を行っていますが、さらに生産量を増やすために、組立もOSATパートナーに移管する予定です。また、ベンジャミン氏は次のように述べています。「ルータ向けであるため、当初は少量生産となりますが、製造能力が上がれば、高速な情報伝達が必要とされる大型サーバでのアプリケーションにも使われるようになるでしょう。今後は、これまでにも増して多くのチップに何らかの光接続が組み込まれ、高帯域幅データ交換が可能になると確信しています。その実現に、当社の技術が貢献することになるでしょう。」

CEA-Letiとパートナー各社はウェーハレベルでのインテグレーションを選択

一方、CEA-Letiは、レーザー材料をシリコンウェーハに直接接合し、ウェーハレベルでプロセスします。このシリコン上のハイブリッドレーザーの電光変換効率については、10%という最先端の値が報告されています。

LETI CMOSフォトニクス研究所所長のシルヴィー・メネゾ氏は、Letiのプロセスは極めてコスト効率が高いと考えています。このプロセスでは、インジムムリン（InP）基板上にレーザー利得材料を成長させ、これを自動化したウェーハレベルプロセスによって、シリコンウェーハと下向きに接合します。次にInPを除去した後は、シリコン上に形成されたレーザー材料のアイランドを、通常のウェーハプロセスフローでプロセスして行きます。高価な化合物半導体を必要なところだけで使用することで、また、ウェーハレベルでのプロセスによってもコストが削減されます。さらに除去したInP基板の再利用によってもコスト削減が可能です。完成した光学チップは、Letiの3Dパッケージングプロセスのバリエーションを用いて電子部品と統合（ドライバを微細ピッチのバンプによって光学チップにフリップチップ接続）されます。Letiは、フランスが支援する「未来への投資プログラム（Programme Investissements d’Avenir）」の下のIRTナノエレクトロニクスプログラムの中で、通信アプリケーションおよびネットワークアプリケーション大手のパートナー企業数社と技術開発を進めています。

Aurrionの手法もこれとある程度類似しています。導波管と光学受動部品を直接シリコンウェーハ上に構築してから、光レーザー、モジュレータ、フォトダイオード用の高性能な化合物半導体でできたプロセス前のチップレットに接合します。チップレットは、その後のプロセスフローで所定のパターンにエッチングされるため、導波管に正確に位置合わせする必要がありません。ウェーハへのチップの配置や低温接合の装置は、MEMSやウェーハレベルパッケージングの世界から次々と提供されるようになりました。これには多くの場合、パッケージング時に別のウェーハ上でチップの再配線が必要となります。「ICインフラを活用することで、レーザーやモジュレータなどのIII-V族半導体ベースの光デバイスを、大規模なアレイまで拡大可能となりました」と、Aurrionのビジネス開発担当副社長エリック・ホール氏は述べています。同氏も、SEMICON West 2014のシリコンフォトニクスプログラムで講演する予定です。

ファイバーを電子部品に対して能動的に位置合わせる必要がある必要性がまだ多くあるという、生産効率化の課題は残されていますが、何らかの受動的な標準的接続ソリューションを実現するために必要な産業インフラが作られつつあるようです。Letiは、200mm CMOSラインでレーザープロセスを開発する一方で、200mmの研究開発ラインから得られたシリコンフォトニクスライブラリを、STMicroelectronicsとの共同300mm施設に移植しています。「シリコンフォトニクスの出現に向けて、半導体メーカーと強固な協力関係を築くことができ、心強く感じます。」と、シルヴィー・メネゾ氏は述べています。

メネゾ氏は、「通信アプリケーションでは能動的な位置合わせが可能なため、ここでの採用が最初になるでしょう」と述べ、今年後半から来年にかけて、トランシーバ製品が発売される見込みであることに言及しました。「データ通信アプリケーションでの採用には少し時間がかかりそうですが、フォトニクスはその優位性によって、おそらく5年以内に、この分野でも次第にエレクトロニクスと置き換わるでしょう」

2014年7月8～10日にサンフランシスコで開催されるSEMICON West 2014のシリコンフォトニクスプログラムには、講演者として、ジーン・トレウェラ氏（IBM）、ジョン・カニンガム氏（Oracle）、エリック・ホール氏（Aurrion）、ピーター・デ・ドベラーレ氏（Luxtera）が登壇予定です。
詳しくは、SEMICON WestのWebサイト: http://www.semiconwest.orgをご覧ください。

今後のSEMICON展示会およびカンファレンスとしては、SEMICON Taiwan（9月3～5日）、SEMICON Europa（10月7～9日）、セミコン・ジャパン（12月3～5日）が予定されています。

（初出: SemiEngineering）