SEMICON Taiwan 2020「半導體先進製程科技論壇」，以5G毫米波(mmWave)、智慧晶片設計、創新材料與製程技術為主題，探討半導體產業面臨的新挑戰與新契機。
行政院政務委員唐鳳開場白，以「數位時代的社交創新」為主題，分享當前政府致力於有效率的 IT 轉型結果。正以迅速、公平與有趣的方向來提升施政滿意目標。以情資智慧來說，就是要迅速。例如新冠肺炎資訊早在 2020 年初就已蒐集並掌握到情資，便以訊息公開加上超前部署的作法，讓台灣不受疫情影響，可以正常進行社交活動。至於公平方面，則是以口罩地圖搭配實名制來公平配給，加上資料透明與方便購得等措施，讓民眾都可以輕鬆買到口罩，以防止疫情傳播。最後在有趣方面，則以幽默戰勝謠言的作法，推出各式有趣的海報與文宣，來破除各種假新聞與網路謠言，讓物品囤積的狀況不會發生。總之，台灣政府透過上述 ICT 工具，在疫情期間能即時且有效率的傳達正確訊息，適合各國政府單位參考與學習。
台積電處長李連忠，以「單體 3D IC 的研究前景」為主題，介紹裝置科技的發展趨勢、未來科技的材料研究與單體 3D 整合。因應當今 ICT 微型裝置的普及，2020 年全球將會有超過 200 億個聯網裝置的市場規模。為讓裝置體積更小、性能更強，提升電晶體數量與提升製程技術，仍是 IC 設計的發展主軸，因此未來微型裝置的發展趨勢，將是透過系統優化與單體整合為主。因為目前已確立 2D 過渡金屬二鹵化物以及 1D 碳奈米管能用來當作材料，並已實際製造出真正裝置，足以證明這些材料的未來發展潛力，將成為下世代製程技術提升的關鍵。
聯電技術部經理Shyam Parthasarathy則提到，「以 CMOS 專業晶圓廠的角度，來介紹 5G 毫米波與系統的技 術發展趨勢」，由於5G晶圓架構比4G LTE複雜，未來以 Tuner Core 架構與RF SOI (絕緣層上覆矽) 技術將具有更好的發展趨勢。而聯電的 RFSOI 平台，可用來整合 sub-6G 與毫米波的 RF (射頻) 前端模組，使其擁有極具備競爭力的 LNA (低雜訊放大器) 性能，以實現最佳的切換效率。此外還可透過堆疊的高度整合方式，來提高 PA (功率放大器) 的性能以強化功率密度，並以標準封裝密度來製作，總之，聯電的 RFSOI 平台，可在 300mm 平台提供高度發展性的製造和設計流程經驗，讓廠商開發出高度整合的 5G 毫米波與 sub-6G 前端模組應用產品。
Entegris 技術長James A. O’Neill 以「加速材料發展新紀元」為主題，說明當今疫情促使半導體發展更加迅速，需要更好的材料來提升先進製程技術與生產良率。以當前EUV (極紫外光) 時代來說，當前進到 3nm 以下時，將需要有新的阻抗材料與光罩吸收材，來解決當前噪點與良率問題。再來演進到重直擴增時代，則將採用到原子等級的精準控制與新材料技術，屆時將導入碳奈米管、二硒化鎢、二硫化鎢、二硫化鉬等材料，來做到更先進製程同時達到超低不良率的新境界。再接下來的後銅鎢時代，更將陸續導入鈷、釕、鉬等金屬材料，來取代較低熔點的銅材料，以降低不良率。最後是零瑕疵時代，也就是運用各種新式材料技術的全面導入，讓各種採用先進製程來生產的半導體元件，也能達到當今汽車工業那樣的零不良率境界。正因此，Entegris 提供高效率蝕刻化學材料，以及協同解決方案，幫助客戶在推進到先進製程技術時，也能同時提高良率。
東京威力科創聯盟策略經理関口章久，說明「5G 與未來的製程技術挑戰」。由於當前數位世代改變人們生活，在製程演進的洪流之下，為突破摩爾定律，未來 10年發展趨勢，市場將區分為客製化的AI系統、高效能的伺服器，以及量產化的IoT裝置與感測器。隨著邏輯 IC 在 2030 年將進步到 0.7 奈米、NAND IC 將於 2026 年走到 35～40nm 的 400～5xx 層 3D 疊層，以及DRAM IC 將於2026年導入新的 4F2 與 3D 架構。這些演變都將運用到新的堆疊、接合材料與製程技術，因此半導體生產也將邁入智慧化，從以前獨立運作，到今日的搭配智慧工具分析，不久後將像自駕車分級那樣，逐漸踏入半自動、幾年後進入全自動，甚至將走向設備 AI 智慧化，以幫助晶圓廠提升整體產能與良率。
Synopsys的AI 產品總監 Stelio Diamantidis 以「智慧晶片設計新紀元」，介紹其 DSO.ai 的 AI 級電子設計方案，由於晶片設計就跟下一手好棋一樣需要硬底子，因此透過 AI 的輔助，來達到 DSO (設計空間優化)，將是未來電子設計的趨勢。其可幫助原先需要多位工程師在幾個月完成的事情，縮短到只要一位工程師在短短幾週即可完成。如此可以降低設計成本，加速產品上市時程。
Avalanche Technology 執行副總懷一鳴以「STT-MRAM在 AI 的應用」，說明其STT-MRAM (自旋轉移矩磁阻記憶體)是專為AI應用產品所打造的嵌入式記憶體方案，具備高效能、非揮發、超耐用、低功耗、成本低、耐高溫等優勢，可完全取代 SRAM。搭配 300mm / 22nm 製程技術生產，良率可達9成以上。其MRAM技術可滿足新一代嵌入式樣智慧互聯裝置需要更快速、更省電、更耐用等特性，且該公司已與策略夥伴建構出龐大的生態系，走向量產的行列。
稜研科技總經理張書維以「5G 世代連接未來」為主題，說明 5G NR 毫米波是使用矩陣天線來收發信號，因此駕馭 Beamforming (波束成型) 技術來設計與測試天線，將是產業界不可缺少的工具。該公司的 BBox、XBeam、AiP方案，可分別解決研發人員缺少開發工具、超慢 OTA 測試以及複雜的毫米波天線設計等問題，提供完善的 5G 開發工具、測試與天線解決方案，幫助開發者能快速導入並減少產測所需時間，以加速產品上市時程。
Mentor車用 IC 測試方案經理 Lee Harrison，說明當今汽車內使用到的電子元件越來越多，且 80% 的創新都是來自車用電子 IC，因此 DFT (測試設計)將是汽車發展的重要一環。除了基本汽車功能之外，車用IC也有越來越多使用在ADAS (先進駕駛輔助系統)上，因此 DFT 目的除了找出系統瑕疵之外，更重要的是提升安全性。而該公司的車用IC測試項目，涵蓋到從汽車啟動、上網連線，到熄火整個階段，透過嵌入式分析來偵測軟體 Bug、效能因素與駭客攻擊，提升安全性，幫助車廠在災害發生前就先找出問題所在，並提早解決。
Lam Research半導體製程與整合總監 Joseph Ervin，以「透過虛擬製造來達到全疊層運算優化」為主題，說明當今DTCO (設計技術協同優化)的困難點，在於軟體格局太過零散、數據孤島和抽象等級、優化是多變且複雜的，因此透過虛擬製造方式，將佈線與製程資料做連結，來模擬製造過程中各種空間變化，以便制定產品規格與提升良率。在製程技術與設計內容之間，建立好 DTCO 連結是必要的，而運算優化(真DTCO)將可透過虛擬製造來達成目標。
最後，由 ASML 亞太策略行銷資深總監 Boudewijn Sluijk，以「EUV－微縮的力量」為主題，介紹台灣 是EUV (極紫外光) 蝕刻技術的領導者。EUV以可提升製程技術與超高良率為優勢，帶領廠商開發出 7nm甚至 5nm的晶片，以生產出更強大的消費性電子產品。正因為 EUV 具備降低圖案製作成本 (限制多次曝光)、在實際晶圓廠可提供更高產能、減少學習曲線以加速上市時間，使用較少多重曝光疊層以提升良率，並擁有優秀的電氣特性以方便控制、且規格可訂更高。而未來的 EUV 高 NA (數值孔徑) 技術，將可讓 IC 密度提升 2 至 3倍，幫助晶圓廠為下個十年做好製程微縮的準備。