或許時常能在媒體上看見「蘋果M2晶片即將採用台積電5奈米製程」、「英特爾新款處理器或將交由台積電3奈米代工」等採訪報導，晶片製作採用所謂的「先進製程技術」，但究竟何謂先進製程（advanced process）？在說明先進製程背後的定義與架構之前，要先從主導半導體產業發展的摩爾定律（Moore's Law）開始說起。
Table of content
先進製程的前哨戰：摩爾定律
所謂摩爾定律，是指半導體產業的電晶體將持續朝小型化路徑前行，並在縮小同時、其積體電路上的電晶體數量依舊能以幾何級數的方式快速成長，從原先預測的每年翻一倍、到後來根據產業發展趨勢修正成約18至24個月增加一倍的電晶體數量，如此、將比上一代晶片提升約40%的晶片效能，為產業帶來更多創新。
自1965年英特爾創辦人之一的戈登．摩爾於《電子學》雜誌所提出此論調開始，摩爾定律就成為了這逾半世紀以來半導體產業信奉的圭臬，年復一年的技術研發為的就是能持續突破摩爾定律，驅動市場技術往前邁進。這也說明了我們為什麼能從過去的一台黑金剛、到如今的智慧型手機，且不再只是通話，更能多功處理訊息、上網甚至是影音娛樂等需求，全拜這一小顆持續進化的晶片所賜。
而目前市場上常見的28奈米、40奈米甚或是7奈米，其命名主要是依據晶片內「閘極」長度而定，它在晶片裡面扮演的角色就如同自動門，可以在開啟後讓電子順利通過產生電流、發揮作用。不過隨著晶片持續微縮也讓晶片架構逐漸受到挑戰，需從各種面向著手進行調整，其中包括製程架構的修正，才能讓電子的通過受到控制、不至於產生漏電影響晶片效能。
先進製程與成熟製程的差異
然現行半導體產業仍走在這條突破摩爾定律道路上的，只剩下台積電、三星以及英特爾（intel），其餘業者都已對外宣布將止步於成熟製程，僅針對現有技術進行優化、但不再投入研發成本推進先進製程的佈局，這也讓人好奇、究竟成熟製程與先進製程之間的差異與產業應用上有何不同？
市場上對於成熟製程其實未有明確的定義劃分，但以7奈米作為分水嶺，以降包括5奈米及3奈米等稱之為先進製程，而7奈米以上則包括16奈米及28奈米等可稱為成熟製程（mature process），同時基於兩種不同製程在晶片體積上的不同，終端應用需求也有顯著差異。
其實，成熟製程並不因先進製程的技術領先而受到排擠，更因為多數應用在效能及成本考量反而會以成熟製程為優先。要知道，正因為在技術上擁有足夠的成熟經驗，讓成熟製程的技術能滿足特殊領域需求，包括車用電子及軍用晶片。
以車用電子來說，常見的微控制器（MCU）在基於移動安全及成本、效能等多方考量下，主力採用45到130奈米的製程技術；而其他像是物聯網、計算與數據處理的晶片，也因為無需追求更小的體積設計，因此都能在成熟製程的技術上獲得效能滿足，這也是為什麼市場上不少宣布停止先進製程技術研發的半導體業者，仍須持續優化現有成熟製程的技術，除了保持市場競爭力外、也積極規劃更具成本效益及效能表現的解決方案予客戶採用。
當然，亦有不少裝置與設備在追求體積的微縮下更加強調效能運作的表現，像是手機、筆電或是雲端資料中心，此時、就需要仰賴先進製程打造的晶片才能達成。
尤其在5G、人工智慧等各種應用如雨後春筍般出現的此刻，大量的數據及圖像資料處理也需要更強大的晶片才能加速運算力。可以說，成熟製程與先進製程其實各領風騷，不同技術都能在各自的舞台上為不同應用持續推進，加速產業進步。即便如此，半導體業界依舊沒有忘記要持續突破摩爾定律的限制，這也讓先進製程演進中，需透過調整架構設計，解決隨著晶片持續微縮而產生的各種挑戰。
先進製程架構轉變契機：短通道效應
先進製程的架構之所以成為熱門話題，源自於三星決意在3奈米節點上轉換架構，也讓外界對於台積電、英特爾在原有架構發展自家3奈米的可行性，產生質疑。但這並非半導體在製程上首次改變架構設計，早在16奈米之前、半導體採用的是平面電晶體架構（Planar FET），直到16奈米後才轉換成如今常見的鰭式電晶體架構（FinFET）、並沿用至今。
架構的存在與轉變，主要在於控制晶片內電子流動的表現。每個架構中都會有閘極設計，就像家裡的電燈開關一樣，它能藉由觸發開啟讓電子得以通過，電流的產生就能使晶片運作，但當晶片的尺寸越來越小後，閘極也因為不易控制造成漏電情況發生，稱之為短通道效應（Short Channel Effect）。如此、容易產生過多能源的消耗讓終端裝置的表現大打折扣，這也是為什麼半導體產業從16奈米後需要轉換架構、目的正是為了在逐漸微縮的晶片中持續持續強化電流的控制，以改善短通道效應。
一、Planar FET平面電晶體
平面電晶體，顧名思義其閘極設計是為平面，藉此能讓閘極可以與通道在同個平面上保持接觸，而接觸的緊密程度將影響電流發生漏電的現象。然而當晶片設計持續微縮，通道的距離越來越短，容易造成無法與閘極與其密合、亦無法作為開關，產生短通道效應。過去，半導體業界會以Doping（參雜半導體）的方式解決此一漏電問題，但是當製程縮小、漏電情況也越趨嚴重，平面電晶體架構也面臨到需要改變的時刻。
二、FinFET鰭式電晶體
為了擴大閘極的接觸面積、改善短通道效應，半導體業界將架構從平面改以垂直立體的設計，因為通道側看就像是魚鰭、因而有了鰭式電晶體的名號，市場上自16奈米以下，皆逐步採用鰭式電晶體架構來解決漏電的問題。也因為通道改以垂直的設計，能有效增加與閘極的接觸面積，面對持續推進先進製程技術的半導體業界來說，是在面積微縮情況下的另一解方。
三、GAAFET 閘極環繞式電晶體
然而，短通道效應依舊會受到先進製程的持續推進而再度浮現，這也是為什麼三星率先在3奈米節點上，再度提出改變架構的作法。當然，半導體業界也早就做好準備，只是架構的轉換牽一髮而動全身，在製程上的各種環節都有可能受到影響需要調整，因此、基於整體成本與最終效能表現的全盤考量，可以說閘極環繞式電晶體的架構勢在必行，但並不絕對落在3奈米節點。
這一回，半導體業界改採閘極環繞式電晶體，雖同為立體的概念、但鰭式電晶體僅有三面接觸通道，閘極環繞式電晶體則是360度被包覆的環狀結構，因此能更有效的提高對電路的控制與穩定性，減少短通道效應的情況發生。
結語
可以見得，半導體在延續摩爾定律的規則下，將持續在製程技術上尋求突破。但面對近乎物理極限的尺寸，如何克服其中不斷浮現的短通道效應，將會是產業未來必須再度面臨到的挑戰；但這並非全盤否定了半導體產業無法按照摩爾定律規則往下走，相反的、在18到24個月內讓單位面積的電晶體數翻倍條件下，業界也持續尋求其他解方，其中包括了異質整合、先進封裝等技術突破，甚至在更趨微縮的空間裡，材料應用也將面臨到新一波的革命。
如今，半導體產業的發展已呈現百花齊放的態勢，如同台積電創辦人張忠謀曾公開發表過的一席「柳暗花明又一村」論調，全球半導體業界依舊在技術、材料與方法上尋找可行的解決方案，滿足摩爾定律的遊戲規則，通往摩爾定律的道路上早已不再只是單行道，但先進製程的推進依舊是引領全球產業持續前進的重中之重。
【延伸閱讀】半導體是什麼？晶片產業一次看懂 立即閱讀
【延伸閱讀】ASIC客製化晶片崛起，微軟、谷哥及亞馬遜紛紛搶進？認識未來AI運算力的神隊友 立即閱讀
About SEMI
SEMI 為全球化的半導體產業協會，致力於促進電子供應鏈的整體發展，連結全球超過3,000多家會員企業以及130萬名專業人士。SEMI 會員致力於創新材料、設計、設備、軟體及服務，透過協會藉由互助合作促成更多的科技創新與商業媒合。自1970年起，SEMI 持續協助會員發展、拓展商機及加速市場成長。了解更多
SEMICON Taiwan 國際半導體展
SEMICON Taiwan 國際半導體展不僅匯集全球具影響力廠商、人才和技術，創造新市場機會，更是台灣最國際化且唯一的半導體專業展會。
SEMICON Taiwan 2024 | 9月4-6日 | 台北南港展覽館一&二館 | 了解更多