3D Packaging & Integrationグローバル技術委員会の始動とPLPパネルサイズ規格化の取り組み状況
SEMIスタンダード3D Packaging & Integration日本地区技術委員会
共同委員長：釣屋政弘(iNEMI)、島本晴夫(AIST) 2018年2月15日
マーケットのエレクトロニクスへの要求により、より多くの機能を一つのデバイスにパッケージ化した更なる小型化や高性能の継続的な動きの中で、複雑化するインテグレーションの流れに半導体業界は直面している。
特に、半導体パッケージ技術はこれらの課題解決に向け、重要な役割を担っている。
システムの性能向上、機能増加、消費電力の低減やフォームファクタのサイズダウン化に関する市場要求は、今後ますますパッケージ技術の流れの中でシステムインテグレーションとして具現化することが必要になっている。
このシステムインテグレーションにより、複数のICチップや受動部品を一つのシステムやモジュールに統合しパッケージ化することで、エレクトロ製品内の限られた狭い空間で性能や機能および処理速度の向上を達成できる。
2017年9月号でご紹介した通り、SEMIスタンダードでは、Assembly & Packagingグローバル技術委員会と3DS-ICグローバル技術委員会が統合して、3D Packaging & Integrationグローバル技術委員会として2017年7月に発足した。このグローバル技術委員会のメンバーは、約200名から構成されており、その内訳は、アジア地区から65％、北米から29％、欧州から6％となっている。なお、アジア地区では、日本を始め台湾、韓国、中国およびシンガポールを拠点とする人たちがメンバー登録している。そのメンバーが所属する企業の業種で分類すると、装置メーカーが約半数で、材料メーカー、半導体組立メーカー、OEMやコンサルタント等がそれぞれ10％前後の比率になっている。アジア地区における参加企業の業種の分布を図１に示す。
図１：3D Packaging & Integrationグローバル技術委員会の参加企業構成
当技術委員会は、先端パッケージ技術に関する材料、装置、製造及びシステム全般に関するSEMI標準化活動に主眼をおいており、SiP (System-in-Package)に関連したFan-out Wafer Level Package(FO-WLP)やPanel Level Package (PLP) に関する規格化が急を要している。
その一環として、現在、PLPのパネルサイズの規格化活動を、北米を中心に台湾、中国及び日本地区のメンバーにて協議を行っている。現在、PLPは、多くの企業が開発段階もしくは少量生産の段階であり、それぞれの企業形態の特徴を生かした製造装置を使ったPLP製造技術を構築している段階である。PLP用基板を製造する際に、露光や樹脂封止工程での装置が主に制約を受けることになる。従って、現在多種多様なパネルサイズを使ったPLPが試作されている。そのため、業界より、パネルサイズに関する国際標準の要望が多い。
SEMIでは、Fan-Out Panel Level Packaging (FO-PLP) Panel タスクフォース (Task Force) 設立の前に、PLP用パネルサイズについての調査を2017年秋に実施した。本調査は、アジア、北米、ヨーロッパから回答を得ており、その回答分布は、装置メーカー45％、材料メーカー20％弱、製造会社15％弱、研究機関及び梱包関連企業からの回答であった。図２のPLP用サイズへの回答結果が示すように、業種により支持するサイズは異なっている。当タスクフォースでは、賛同が多かった次のサイズを中心に検討している。
- 600 mm x 600 mm
- 300 mm x 300 mm
- 515 mm x 510 mm
- 650 mm x 650 mm
図２：PLP用パネルサイズについての調査結果
現在、当タスクフォースでは、標準化文書案（バロット）の作成にも着手しており、原案は、パネルサイズだけでなく、パネルの主な特性もカバーする計画である。その一例として、Warp, Flatness Edge Profile, Bow等を検討している。
なお、2018年内には、文書案の承認手続きを行う予定で議論を進めている。この活動を通じて、少しでも製品化の流れを加速する一助となれるよう関係者含め願っている。
当技術委員会は、活動状況を本SEMI通信に継続的に掲載し、より多くの方々が、本標準化活動へ参画されることを期待している。
本件についての問合せ
SEMIジャパン スタンダード&EHS部 柳澤智栄（cyanagisawa@semi.org）