SEMI 반도체패키징기술교육 2023

적층(Stack)기술, 특히 3차원 적층 기술은 패키지 공정을 통해서 반도체 제품의 부가가치를 창출하게 하는 핵심 기술이다. 같은 기능의 칩을 적층하면 기능이 배가 되며, 다른 기능의 칩을 적층하면 한 패키지 제품에서 다양한 기능을 수행하게 함으로써 하나의 칩(chip)을 통해 구현할 수 있는 반도체 제품의 특성, 그 이상을 구현함으로써 부가가치를 더 창출하는 것이다. 이 적층 기술에는 패키지를 적층하는 기술과 칩을 적층하는 기술로 구분 되는데, 특히 칩적층에서는 최근 TSV를 이용하여 전기적 특성을 포함한 여러 특성이 향상되게 만들었다. 이 과정에서는 적층 방법에 따른 기술적 난제와 해결 방법에 대해서 정리하였다.

※ 연사정보

WLP(Wafer Level Package)는 전기적 특성 향상, 열 방출 특성 향상 등 많은 장점을 가지고 있어서 그 자체로서 적용 범위가 넓어지고 있지만, 동시에 적층(stack)기술과 함께 SiP(System in Package)의 핵심 기술이 되고 있다. WLP는 fan in WLCSP, fan out WLCSP와 같이 wafer level로 전 패키지 공정을 진행하는 기술도 있고, flip chip, RDL, TSV같이 패키지 공정의 일부를wafer level로 진행하기도 하는 등 다양한 종류가 있다. 본 과정에서는 각 WLP의 종류와 공정순서, 장단점에 대해서 정리하였다.

※ 연사정보

반도체 소자 및 전자 패키지에 적용되는 다양한 금속 배선 및 접합구조에 대한 전기적 신뢰성 기술에 대한 심화 연구 내용을 소개하고자 한다. 첫번째로, 전기적 신뢰성(electromigration) 이론 및 평가 방법에 대해 설명한 후, 무연솔더, 미세범프, TSV 등 다양한 전자패키지내 금속 접합부의 소재 및 구조에 따른 최근 전기적 신뢰성 연구결과들을 소개하고자 한다. 또한 전기적 & 기계적 복합하중에 대한 마이크로 범프의 손상기구에 대해서도 논하고자 한다. 본 강의를 통해 반도체 소자 및 전자패키징 배선의 전기적 신뢰성에 대한 기초이론, 평가기술, 실제 적용결과에 대한 학습을 통해 관련 신뢰성 문제 해결 방안 도출에 도움을 주고자 한다.

※ 연사정보

반도체 소자 및 전자 패키지에 적용되는 다양한 금속 배선 및 접합구조의 계면 신뢰성 기술에 대한 심화 연구 내용을 소개하고자 한다. 계면접착력 이론 및 평가 방법에 대해 설명한 후, 반도체 소자내 신규 배선, FOWLP RDL 배선, Cu-Cu direct bonding, hybrid bonding 등 다양한 배선 계면에 대한 최근 계면 접착력 및 신뢰성 연구결과들을 소개하고자 한다. 본 강의를 통해 반도체 소자 및 전자패키징 배선의 계면 신뢰성에 대한 기초이론, 평가기술, 실제 적용결과에 대한 학습을 통해 관련 신뢰성 문제 해결 방안 도출에 도움을 주고자 한다.

※ 연사정보