2024-06-12 - 2024-06-12
사전등록 오픈: 5월 7일(화) 오전 10시
반도체 칩의 고성능화, 시스템화가 가속화됨에 따라 반도체 패키징 분야는 갈수록 고도의 집적된 기술이 요구되고 있습니다. 이러한 패키징 분야의 경력 엔지니어를 위해 SEMI는 현 패키징 산업이 주목하는 핵심 주제를 중심으로, 기술에 대한 심도 있는 내용을 다루는 패키징 기술 심화과정을 마련하였습니다. 패키징/테스트/장비 관련 경력 실무자들의 현업 능력을 높이는 것을 목표로 하는 본 교육에 관심 있는 분들의 많은 참여를 기대합니다.
시간
8:30 오전 - 4:40 오후
위치
대한민국
경기도 수원시
수원컨벤션센터 203호
OVERVIEW
- 교육명: SEMI 반도체패키징기술교육 2024
- 일정: 2024년 6월 12일(수) 오전 9시 - 오후 5시
- 장소:수원컨벤션센터 203호
- 주최: SEMI Korea
- 대상: 패키징 관련 5년 내외 경력 엔지니어
NOTICE
- 교육내용 및 순서는 강사 사정에 의하여 임의로 변경될 수 있습니다.
- 본 교육은 고용노동부 환급과정이 아닙니다.
- 등록비에는 교재비가 포함되어 있으며 교육 당일 교재를 현장에서 수령하실 수 있습니다.
- 중식이 제공되며, 주차비는 지원하지 않습니다.
- 참석확인증은 교육 종료 이후 통합등록페이지(www.semikoreaevent.org)에서 사후설문조사를 완료하시면 직접 다운로드 받으실 수 있습니다.
NOTICE
문의: SEMI 프로그램팀 (02-531-7831 / koreaprograms@semi.org)
TESTIMONIALS
- 실무에서 문제점을 상세히 설명해 주셔서 큰 도움이 되었습니다!
- 본 교육을 통해 반도체 패키징에 대해 이해하고 기술영업에 활용 및 응용할 수 있게 되었습니다.
- 패키징에 대하여 접할 기회가 적었는데, 덕분에 기본적 배경 지식 습득을 할 수 있었습니다.
- 실무와 경험에 바탕을 둔 얘기를 들을 수 있어서 만족스러웠습니다!
(2023년도 참석자 후기 발췌)
아젠다
Stacking & WLP (HBM) ①
5G, 자율주행, 클라우드 컴퓨팅 등 때문에 반도체에 대해 고속, 고용량, 저전력 특성의 요구가 더욱 더 커지고 있다. 지금까지는 이러한 요구를 반도체 공정의 스케일 다운을 통해서 만족시킬 수 있었지만, 최근 Chat GPT 등 인공 지능의 활용이 늘어나면서 데이터의 사용량은 급증하게 됨에 따라 반도체의 스케일 다운만으로는 이러한 요구 사항을 만족시키기 어렵고, 적층, 이종 접합 등의 첨단 반도체 패키지 기술이 필요하게 되었다. 본 과정에서는 웨이퍼 레벨 패키지(WLP, wafer level package), 적층(stack) 패키지, 시스템 인 패키지(SiP, System in Package) 등의 첨단 패키지 기술 트렌드에 대해서 심도 있게 고찰하려 한다. 특히 TSV 적층 기술과 웨이퍼 레벨 패키지 기술을 이용한 HBM(High Bandwidth Memory)의 의미와 공정을 이야기하고, HBM을 이용한 시스템 인 패키지기술을 설명하려 한다. 그리고, 칩릿(Chiplet)을 이용한 시스템 인 패키지 기술의 필요성과 이를 위한 핵심 기술에 대해서도 정리하려 한다.
Break
Stacking & WLP (HBM) ②
Break
Stacking & WLP (HBM) ③
Lunch
패키징 공정의 제품 적용 ①
Break
패키징 공정의 제품 적용 ②
Break
패키징 공정의 제품 적용 ③
등록안내
사전등록은 6월 5일(수) 오후 5시에 마감됩니다.
[사전등록]
- SEMI 회원사: 165,000원
- 비회원사/학생: 198,000원
[현장등록]
- SEMI 회원사/비회원사: 220,000
※ 상기 가격은 부가세 포함 가격입니다.