5GやAIによって実現するアプリケーションが半導体産業の恵みとなることが期待されていますが、そのためには、チップメーカーが達成しなければならない大きな課題があります。ミッド～ハイエンドのアプリケーション用デバイスが求める性能、消費電力、大きさ、コストの厳しい条件を満たすチップ設計です。この難題を実現するのがヘテロジニアスインテグレーションであり、ポストムーア時代での半導体イノベーションを切り開く技術となるでしょう。
この高度な集積技術とパッケージング技術に関する技術課題とビジネス機会への理解を深めていただくため、SEMIと台湾AIチップ連盟（AI on Chip Taiwan Alliance）は先ごろ、ウェビナー形式でのフォーラムを開催いたしました。このオンライン・フォーラム「Heterogeneous Integration Enables 5G and AI」では、ASE、Unimicron、Dialog Semiconductor、Cadence、AITAなどの業界リーダーに参加いただき、技術トレンドと、ヘテロジニアスインテグレーションに不可欠な次世代製造プロセスを推進するための業界横断的な交流プラットフォーム構築の重要性について、以下のような議論が行われました。
ヘテロジニアスインテグレーションの技術課題克服が台湾のハイエンド半導体製造発展のカギとなる
国際半導体技術ロードマップ（ITRS）チームが2016年に発表したヘテロジニアスインテグレーションロードマップ(HIR)が重要な第一歩であったと、ASE Group副社長のC.P. Hung氏はウェビナーの開会挨拶で述べました。HIRは、前競争領域での共同研究を刺激することで、ヘテロジニアスインテグレーション技術開発を前進させ、さらにはエレクトロニクスイノベーションを加速させることを目的としています。このロードマップは、エレクトロニクス業界に長期的なビジョンを提供し、将来求められる技術と可能性のある解決策を示しています。現在、HIRワーキンググループの活動は、ハイパフォーマンスコンピューティング（HPC）や5Gなどの最先端技術に焦点を当てています。
Hung博士は、へトロジニアスインテグレーションによって、半導体エコシステム及びサプライチェーン間の従来の協力関係が再構築され、その結果、高性能アプリケーションの妨げとなっているI/Oのボトルネックが解消されるだろうと予測しました。また、業界の再編成は、多ピンI/O、超薄型デバイス、高周波信号シールドを実現するためにも必要です。今日のチップ業界は重要な一歩を踏み出し、ウェーハレベルの高度パッケージングサービスを強化するプラットフォーム作りを進めており、OSATや基板サプライチェーンのパートナーとの協力関係を深めています。
Unimicronの研究開発事業部キャリアSBU担当副社長であるYu-Hua Chen博士は、現在のIC基板の限界を克服することが、ヘテロジニアスインテグレーションが発展するための1つの鍵であると述べました。博士は、業界はハイエンドパッケージングの顧客のニーズを満たすために、基板の厚さ、密度、ピッチ、自動化の限界に取り組まなければならないと指摘しました。
もう一つの障壁は、チップの歩留まりを向上させる鍵となる輸入材料の特許技術が守秘義務で隠されていることで、これに基板技術者が容易にアクセスし、理解できるように突破する必要があります。Chen博士は、業界全体のパートナーシップが、こうした技術的ブレークスルーには不可欠であると述べました。
さらなる発展にむけたサプライチェーンと国境を越えたエコシステムのパートナーシップ強化
Dialog Semiconductor（ドイツ）のアジア本部長、Leroy Liu氏は、台湾が長年にわたり半導体製造とアプリケーションエンジニアリング技術に多額の投資続けた結果、世界トップのチップ製造ハブとなり、その過程でチップ機能の最適化において大きな飛躍を支えてきたと述べました。その半導体製造能力ゆえに、台湾はまた、ヘテロジニアスインテグレーションパッケージング技術を成熟させる中心的役割を担うことも可能であり、国際的なサプライチェーンのコミュニティと提携して開発コストを管理しながら、技術課題により効果的に取り組むことができるだろうとLiu氏は続けました。さらに、台湾はヘテロジニアスインテグレーションが成功するために不可欠なエコシステムを構築するために、競合他社も含めたパートナーシップ構築にも資することができるとも述べました。
CadenceのプロダクトマーケティングディレクターであるJulian Sun氏は、ヘテロジニアスインテグレーションの技術課題を理解し解決するためには、EDAツールが重要となるだろうと述べました。IC基板、パッケージング、チップ設計のすべてが専門分野をまたがる技術課題を抱えているからです。このような課題を解決するために、Cadenceはインテリジェントシステム設計製品を提供し、半導体のナノレベル、パッケージング/テストのミクロンレベル、基板のミクロン/ミリレベル、さらにはピン/ピッチ、I/Oモデル、熱的電気的問題まで、広範な設計課題に対応するソリューションです。様々な技術設計をサポートすることで、カスタマの設計サイクルを短縮し、設計品質の強化とコスト削減に貢献します。
Sun氏はまた、ヘテロジニアスインテグレーションのためのシリコンインターポーザの設計という重要な課題を克服することの重要性を指摘しました。今日のEDAツールでは、5GAiPやHBMなどの複雑な構造の設計を最適化可能であり、台湾の半導体エコシステムプレーヤーがヘテロジニアスインテグレーション市場の変化に迅速に適応する上でも有効です。
AITAのエグゼクティブ・セクレタリー Shih-Chieh Chang氏は、半導体メーカーは高コストと低歩留まりに悩んでいるが、中でもAIチップの設計は特に難しいと述べました。そのため、チップ業界では現在、AIチップの少量生産にはFPGAを使用するようになり、冗長設計によって製造歩留も容易に改善できるようになったのです。AITAでは、チップ業界、学界、研究機関の連携を形成するために、スペシャルインタレストグループ(SIG)を結成しています。AIチップの量産化に向けたプラットフォーム構築を目指しています。
SEMI Taiwan Heterogeneous Integration関連イベントへの参加をご希望の方は、アウトリーチシニアスペシャリストのUla Huang（uhuang@semi.org）までご連絡ください。