半導体材料および技術のライセンス企業であるAtomera社がESD Alianceに加入されるにあたり、同社のCEOであるScott Bibaud氏にトランジスタを強化して電子製品の性能を高める原子レベルの技術について話を聞きました。また、量子エンジニアード材料がチップ性能に与える影響、人材問題、業界動向についても意見を交わしました。
Smith：Atomeraのウェブサイトでは量子エンジニアード材料が強調されています。量子エンジニアード材料とは何か、なぜ他の材料と違うのかを詳しく教えてください。
Bibaud氏：量子力学の第一原理シミュレーションを用いて必要な材料特性を特定し、それに基づいて設計がされた材料を量子エンジニアード材料と考えています。半導体産業で使用されているほとんどの材料が、自然界で知られているか実験に基づいて開発されたものであるのとは対照的です。ReRAM/MRAMメモリ素子、量子井戸/ドット、HKMG（High-K Metal Gate）金属スタックなどや、当社のMST®（Mears Silicon Technology™）が、ボトムアップ型の量子エンジニアード材料となります。
Smith：量子エンジニアード材料はチップの性能をどのように向上させるのでしょうか？チップメーカーが量子エンジニアード材料を使用するには、どのようなステップを踏む必要がありますか？
Bibaud氏： 量子エンジニアード材料はさまざまなアプリケーションで使用されており、チップのPPAC（電力効率、性能、面積、コスト）やメモリー・ストレージ性能にメリットをもたらします。製造プロセスへの統合はチップのどこに材料が使われるかによって異なります。それぞれの場合において、システム全体の利点は製造コストの増分に対して評価すべきです。大きな変更はそれが大きな利益をもたらして初めてメリットとなります。
量子エンジニアード材料の物理的・電気的特性がシリコンなどのベースラインとなる半導体材料に非常に近いなら、既存の製造プロセスにそのまま統合できる場合が多いでしょう。しかし、量子的特性の変化がドーパントと点欠陥の相互作用に微妙な影響を及ぼす可能性もあります。MSTのような材料では、これによってドーピング・プロファイルの高精度な制御が可能になり、隣接する誘電体界面での表面粗さの散乱が減少します。誘電体界面の改善により、ウェーハ・レベルの信頼性がさらに向上するのです。
このようなパラメトリックな効果を活用するには、エピタキシャルプロセスを工程に追加しなければなりません。工程の初めで基板にブランケット成長を行う（制限のある工程の場合）か、前工程の中で選択的に行います。通常はインプラントプロセスも最適化し直す必要があります。
Smith：設計と製造は半導体の工程では結びつかない部分でした。それが変化あるいは進化していると思いますか？
Bibaud氏： 数年前から変わりつつあります。ほぼすべてのFinFETノードはDTCO（設計・製造協調最適化）手法で設計されており、設計の専門家はプロセス開発チームと共にプロセスのPPACを判定し、その改善にむけた重要な最適化を提案しています。
当社のMSTのような量子エンジニアード材料の導入も、材料供給業者が顧客のプロセス開発チームからの緊密な協力を必要とする点で、同様の動きをします。そうすることで、顧客は量子エンジニアード材料の採用の最大の効果とROIを得ることができるのです。
Smith：人員不足は半導体業界にとって大きな問題です。募集・採用の課題にどのように取り組んでいますか？
Bibaud氏：当社の材料は、レガシーな180nmから最先端のゲート・オール・アラウンドやDRAMまで幅広いプロセスに適用できるため、半導体の複雑なプロセスと、デバイスや最終製品への影響の両方に精通した人材を求めています。したがって、大手IC企業やトランジスタレベルの設計に特化したEDAやIP企業で豊富な経験を積んだ人材を採用することが多くなります。他の半導体業界と同様、私たちも業界を支える人材育成の必要性を強く感じています。
Smith：技術トレンドについてはどのように見ていますか？
Bibaud氏： AIに必要なパワーの増大によってデバイス微細化の減速と衝突していることが大きなトレンドだと考えています。
AIの利用が拡大することで高価で消費電力の大きいGPUや広帯域DRAMなどのデータセンター用デバイスの大量使用を加速しています。残念なことに、ムーアの法則に沿った微細化の容易な進行は終焉してしまい、PPACの改善はこれまで以上に困難で高価なものとなっています。特にゲート・オール・アラウンド（GAA）デバイスでは開発が非常に困難になったため、これらのデバイスを実現するための装置、材料、プロセス・モジュールを提供するサプライヤーのエコシステムが形成されました。今ではAIベースの消費電力量が世界の総電力生産量の有意な部分を占めるようになっています。
この消費電力がすべて有効利用されているなら、なんとか受け入れられるでしょう。しかし多くは無駄に消費されているのです。その主な原因のひとつが、ランダムドーパントゆらぎ（RDF）というあまり理解されていない問題です。RDFはトランジスタ特性のばらつきの主な原因であり、このばらつきによってGPUやCPU等、ほぼすべてのプロセッサに適用される電圧スケーリングが決まります。また、DRAMのリフレッシュ間隔も短縮されます。DRAMのリフレッシュは、現在サーバーの総消費電力の10%～15%を占め、さらに増加傾向にあります。センスアンプのRDFを半減できれば、リフレッシュ消費電力を50%以上削減することが可能です。
RDFが原因の電力浪費に対する一番容易な解決策は、デバイスサイズを大きくすることかもしれません。これによりばらつきは減りますが、微細化とは正反対になります。
半導体業界では、RDFを最小化する技術を必要としています。RDFを軽減するために、カーボン・ピニング、カウンター・ドープ、プロセスの低温化などの代替法がこれまでに導入されています。いずれもある程度の改善をもたらすとはいえ、十分な効果があるとはいえません。朗報なのは、RDFに対処するために、先進的な量子エンジニアード材料がかなり有望な結果を出しているということです。
Scott Bibaud氏について
Scott Bibaud氏はAtomeraの社長兼最高経営責任者（CEO）兼取締役に2015年に就任しました。半導体業界で25年以上のキャリアがあり、大手半導体企業で数々の事業を10億ドル以上の収益を上げるまでに成長させてきました。直近では、Alteraの通信・放送部門の上級副社長兼ゼネラル・マネージャーを務めています。それ以前は、Broadcomのモバイル・プラットフォーム・グループ上級副社長兼ゼネラル・マネージャーでした。レンセラー工科大学で電気工学の学士号を、ハーバード・ビジネス・スクールでMBAを取得しています。
Robert（Bob）・Smithは、SEMI技術コミュニティであるESD Allianceのエグゼクティブ・ディレクターです。